收益：
- 能够利用人工智能加速原理图、元件选择和供应/消耗计算草案，并与数据表进行交叉验证
- 能够在 AI 支持下审查 PCB 布局、层堆叠和信号完整性规则
- 能够通过 DRC、仿真和原型测量来测试 AI 建议的电路/布局解决方案
电子产品是两个主要阶段的产品： 原理图：组件、连接和布局的逻辑图（这些组件在印刷电路板上的物理排列方式）。该图决定了“连接什么”； “在哪里以及如何连接”是在布局中确定的。在本单元中，您将了解如何在两个阶段使用人工智能作为加速器，但为什么最终决定是通过数据表、仿真、设计规则检查（DRC：可制造性和电气规则的自动检查）和原型测量来做出的。这里的基本张力是人工智能流利地描述了电路应该如何工作，但它并没有测量您选择的实际组件的实际限制以及电路板的物理现实。
人工智能在电路设计中的强项
人工智能在设计的“思考”部分很强大：生成拓扑选项，解释如何构建块，显示在数据表中应用公式的步骤，以及构建帐户的框架。例如，它可以按顺序为您提供分压器（一个用两个电阻器按比例分配输入电压的简单电路）、低通滤波器或运算放大器模块的设计步骤。可以讨论哪些引脚对于连接微控制器的外围设备有意义，哪些线路对噪声敏感。它可以帮助您创建电源树：显示每个模块由哪个稳压器供电的图表。
但这里有必要做出关键区分：AI给出的电阻值、电容值或调节器选择是一个起点。实际值取决于您的电压/电流/容差、温度范围以及您选择的部件的数据表。电阻器的功率（瓦特数）、电容器的耐压和直流偏置效应（其容量随施加电压而下降）、MOSFET 的 RDS(on) 值等细节在产品中至关重要，并且只能通过数据表进行验证。
功率和供电（电源完整性）计算
最常见的任务之一是创建功率预算：将每个模块消耗的电流相加，并相应地选择稳压器和电源路径。 AI可以帮助您设置此表，但行中的每个当前值必须来自该组件的数据表；人工智能说“它通常会拉这么多”并不是验证。
提示：让 AI 将功率预算表构建为“空骨架”（组件、块、最小/典型/最大电流、源列）。然后根据数据表自行填写每个单元格。所以AI节省了时间，但不补数字。
AI可以提醒你关于去耦/旁路电容（去耦电容：靠近每个芯片电源端放置的电容，满足突然的电流需求并抑制噪声）的一般原则（尽可能靠近芯片放置，使用短而宽的走线，并联不同的值）。然而，多少以及哪个值的问题的答案取决于芯片数据表中的推荐及其工作频率。
PCB 布局中的信号完整性
信号完整性是信号到达目的地而不在卡上失真的能力。高速设计中最常出现的四个概念：
- 参考/接地层：信号返回电流流经的连续铜层。如果中断，噪音和辐射将会增加。
- 返回路径：每个信号电流都有一个返回路径；该路径必须不间断地流动，位于信号走线下方。
- 串扰：一个轨道的信号跳到相邻轨道。它随着它们之间的距离和平面接近度而减小。
- 阻抗控制：在高速线路中，计算走线宽度和层堆叠（stack-up）以实现一定的特性阻抗（例如50Ω或100Ω差分）。
人工智能非常擅长将这些原则转化为清单。您可以描述您的布局并询问“我应该检查此布局中的信号完整性有哪些风险？”但走线宽度、间隙和阻抗值是由场解算器或生成器计算工具根据您的卡的实际层堆栈和制造商能力确定的； AI 给出的值（例如“50 Ω 的 0.3 毫米迹线”）绝对应该进行验证，因为它取决于层厚度和材料。
三个迷你箱子
案例 1 — 直流偏置陷阱。设计人员使用 AI 推荐的“10 µF、6.3 V、X7R 陶瓷电容器”对 3.3 V 线路进行滤波。该卡的噪音比预期的要大。测量时可以看出，这种小封装电容器在低于 3.3 V 时损失了一半以上的有效容量（直流偏置效应）。当检查数据表中的容量-电压曲线时，可以看到有效值下降到~4 µF。人工智能赋予了普遍的价值；实际行为仅从数据表曲线中可见一斑。
情况 2 — 截断的接地平面。一位工程师向人工智能描述了它的布局，并指出“一条高速信号线穿过下面接地层的裂缝”。 AI提醒，这样可能会拉长返回路径并产生辐射和噪声，切忌将线穿过狭缝或放置桥接电容。工程师将此视为警告，在电路板 3D 视图中目视验证狭缝，并重新布线。在这里，人工智能充当了一个清单；工程师做出这个决定是有充分理由的。
情况 3 — 数据包匹配不正确。一名实习生要求人工智能为连接器创建一个“足迹”（电路板上元件的焊岛图案）。人工智能给出的测量结果看起来很合理。实习生用这个没有和厂家的机械图对比；当卡到达时，连接器不适合。正确的方法是从制造商的官方机械图中逐字验证每个足迹；人工智能永远无法自行关闭足迹生产。
可复制的提示模板
功率预算骨架模板“为以下块创建一个空白功率预算表骨架：[列出块/芯片]。列：组件、电源电压、最小/典型/最大电流、源（数据表页码）、注释。将数值保留为空白；注意每个电流应从相关数据表中填写。最后解释一下我应该为总电流和稳压器选择保留多少余量。”
信号完整性检查表模板“考虑以下布局：[板描述；层数、快速线、敏感模拟块]。逐项概述我需要检查信号完整性和电源完整性的风险：接地层连续性、返回路径、去耦电容器放置、串扰、阻抗检查。为每一项添加“如何测量/如何验证”信息。精确跟踪“给出宽度/阻抗值”。
组件选择查询模板“列出为以下块选择组件时应检查的数据表参数：[块描述，例如降压稳压器]。对于每个参数，请写出它为何重要以及在什么工作条件下它至关重要（例如温度、直流偏置、RDS(on)、容差）。不要推荐特定部件；我将从数据表中进行选择。”
方案审查模板“审查下面的原理图描述，并以问题形式询问可能存在的错误（例如，‘该引脚是否需要上拉电阻’、‘稳压器是否提供最小负载电流’）。不要说绝对的对/错；它会弹出一个问题列表，供我对照数据表进行检查。方案：[配方/粘贴]。”
弱提示/强提示
弱提示：“对于 3.3 V，我应该放置哪个电容器？”
强烈提示：“解释一下标准（容量、耐压裕度、直流偏置效应、电介质类型
弱提示邀请你补一个值；强大的提示为您提供了一个提出正确问题的字幕。
电路/PCB 设计中的验证层
层
什么是
人工智能的作用
数据表
返回组件的实际边界
生成参数列表和问题
模拟（SPICE）
以数值方式预测电路行为
输出安装和网表概要
刚果民主共和国/欧洲研究委员会
可制造性和电气规则检查
给出要检查的规则列表
原型测量
在真卡上更正
建议测量计划和测试点
注意：即使是 SPICE 仿真（用数学模型求解电路）也只能与模型的精度一样好。在不考虑实际组件模型和寄生效应（走线的电阻/电感）的情况下，人工智能建立的模拟不能保证真实性。
常见错误
- 没有用datasheet核对AI给出的元件值。直流偏置、温度和功率限制对于产品具有决定性作用。
- 考虑独立于层堆叠的阻抗/走线宽度。值随材料和厚度而变化；使用求解器/生成器工具计算面积。
- 未通过机械绘图验证占地面积。错误的焊岛图案会毁掉整个电路板。
- 考虑到设计一旦通过DRC就完成了。即使通过了 DRC 规则，也会单独验证信号完整性和热行为。
- 用 AI 的 SPICE 结果代替原型。模拟就是预测；最终决定权在于您的测量。
综上所述
在本单元中，您将 AI 定位为电路图、功率预算和 PCB 布局中的加速器和清单生成器。人工智能建议拓扑、支架计算、提醒信号完整性风险并生成复习问题。但每个元件值都从数据表中验证，每个阻抗/走线值都来自层堆栈计算，每个封装来自机械绘图，每个设计决策都来自 DRC、仿真和原型测量。使用人工智能作为合作伙伴，“让你提出正确的问题”，而不是“给你数字”。
应用任务
选择一个小电路块（例如降压调节器或传感器接口）。首先使用“组件选择查询”模板从AI中提取要控制的数据表参数。然后使用“功率预算骨架”模板设置一个空白表，并填写实际数据表中两个组件的值。最后，使用“信号完整性检查表”模板列出部署风险并编写如何验证每一项风险。
清单
- [ ] 我验证了数据表中建议的每个元件值 AI（包括直流偏置、温度、功率）。
- [ ] 我没有将功率预算表中的电流适应AI，而是从数据表中填写。
- [ ] 我使用层堆栈和场解算器/生成器工具计算了阻抗/走线宽度值。
- [ ] 我将每个足迹与制造商的机械图纸进行了比较。
- [ ] 我计划通过 DRC/ERC、仿真和原型测量计划来验证布局。
- [ ] 我将AI输出标记为待验证的初步设计，而不是最终设计。