이득:
- AI를 통해 회로도, 구성 요소 선택, 공급/소비 계산 초안을 가속화하고 데이터 시트를 통해 교차 검증하는 기능
- AI 지원을 통해 PCB 레이아웃, 레이어 스태킹 및 신호 무결성 규칙을 검토하는 기능
- AI가 제안하는 회로/레이아웃 솔루션을 DRC, 시뮬레이션, 프로토타입 측정으로 테스트할 수 있는 능력
전자 제품은 두 가지 주요 단계의 산물입니다. 회로도: 구성 요소와 연결 및 레이아웃의 논리적 도면(이러한 구성 요소가 인쇄 회로 기판에 물리적으로 배열되는 방식)입니다. 다이어그램은 "연결 대상"을 결정합니다. "연결 위치와 방법"은 레이아웃에 따라 결정됩니다. 이 단원에서는 AI를 두 단계 모두에서 가속기로 사용하는 방법과 데이터시트, 시뮬레이션, 설계 규칙 확인(DRC: 제조 가능성 및 전기 규칙 자동 확인) 및 프로토타입 측정을 통해 최종 결정이 내려지는 이유를 살펴봅니다. 여기서 기본적인 긴장은 AI가 회로 작동 방식을 유창하게 설명하지만 선택한 실제 구성 요소의 실제 한계와 보드의 물리적 현실을 측정하지 않는다는 것입니다.
AI가 회로설계에 강한 곳
AI는 디자인의 "사고" 부분에 강합니다. 즉, 토폴로지 옵션 생성, 블록 구축 방법 설명, 데이터시트에 공식 적용 단계 표시, 계정 골격 구축 등이 있습니다. 예를 들어 전압 분배기(입력 전압을 두 개의 저항으로 비례시키는 간단한 회로), 저역 통과 필터 또는 연산 증폭기 블록의 설계 단계를 순서대로 제공할 수 있습니다. 노이즈에 민감한 라인인 마이크로 컨트롤러의 주변 장치를 연결하는 데 어떤 핀이 적합한지 논의할 수 있습니다. 이는 전력 트리(각 블록에 공급되는 조정기를 보여주는 다이어그램)를 만드는 데 도움이 됩니다.
그러나 여기서는 중요한 구별이 필요합니다. AI가 제공하는 저항 값, 커패시터 값 또는 조정기 선택이 출발점입니다. 실제 값은 전압/전류/공차, 온도 범위 및 선택한 부품의 데이터시트에 따라 달라집니다. 저항기의 전력(와트수), 커패시터의 내전압 및 DC 바이어스 효과(인가된 전압에 따라 용량이 떨어짐), MOSFET의 RDS(on) 값과 같은 세부 사항은 제품에 매우 중요하며 데이터 시트를 통해서만 검증됩니다.
전력 및 공급(전력 무결성) 계산
가장 일반적인 작업 중 하나는 전력 예산을 수립하는 것입니다. 즉, 각 블록이 소비하는 전류량을 합산하고 이에 따라 조정기와 공급 경로를 선택하는 것입니다. AI는 이 테이블을 설정하는 데 도움을 줄 수 있지만 행의 각 현재 값은 해당 구성 요소의 데이터시트에서 나와야 합니다. "보통 이 정도 끌어당긴다"고 말하는 AI는 검증이 아닙니다.
팁: AI가 전력 예산 테이블을 "빈 뼈대"(구성 요소, 블록, 최소/일반/최대 전류, 소스 열)로 구축하도록 합니다. 그런 다음 데이터시트에서 각 셀을 직접 입력하세요. 따라서 AI는 시간을 절약하지만 숫자를 만들어내지는 않습니다.
AI는 디커플링/바이패스 커패시터(디커플링 커패시터: 각 칩의 공급단에 가깝게 배치된 커패시터, 갑작스러운 전류 수요 충족 및 잡음 억제)에 관한 일반 원칙(가능한 한 칩에 가깝게 배치, 짧고 넓은 트레이스 사용, 다양한 값 병렬화)을 상기시켜 줍니다. 그러나 칩 데이터 시트의 권장 사항과 작동 주파수에 따라 얼마나 많은 값이 있는지에 대한 대답이 달라집니다.
PCB 레이아웃의 신호 무결성
신호 무결성은 카드에서 왜곡되지 않고 신호가 목적지에 도달하는 능력입니다. 고속 설계에서는 네 가지 개념이 가장 자주 등장합니다.
- 기준/접지 평면: 신호의 복귀 전류가 흐르는 연속 구리 층입니다. 중단되면 소음과 방사선이 증가합니다.
- 복귀 경로: 모든 신호 전류에는 복귀 경로가 있습니다. 이 경로는 신호 추적 바로 아래에서 중단 없이 흘러야 합니다.
- 누화: 한 트랙의 신호가 인접한 트랙으로 점프합니다. 그것은 그들 사이의 거리와 평면의 근접성에 따라 감소합니다.
- 임피던스 제어: 고속 라인에서는 특정 특성 임피던스(예: 50Ω 또는 100Ω 차동)를 달성하기 위해 트레이스 폭과 레이어 스태킹(스택업)이 계산됩니다.
AI는 이러한 원칙을 체크리스트로 바꾸는 데 매우 능숙합니다. 레이아웃을 설명하고 "이 레이아웃에서 신호 무결성을 확인해야 하는 위험은 무엇입니까?"라고 질문할 수 있습니다. 그러나 트레이스 폭, 클리어런스 및 임피던스 값은 카드의 실제 레이어 스택 및 제조업체 기능에 따라 필드 솔버 또는 생성기 계산 도구에 의해 결정됩니다. "50Ω에 대한 0.3mm 트레이스"와 같은 AI가 제공하는 값은 레이어 두께와 재료에 따라 다르므로 확실히 검증해야 합니다.
세 개의 미니 케이스
사례 1 - DC 바이어스 트랩. 설계자는 AI가 권장하는 "10μF, 6.3V, X7R 세라믹 커패시터"를 사용하여 3.3V 라인을 필터링합니다. 카드가 생각보다 시끄럽습니다. 측정 시, 이 소형 패키지 커패시터는 3.3V 미만에서 유효 용량의 절반 이상을 잃는 것으로 나타났습니다(DC 바이어스 효과). 데이터 시트의 용량-전압 곡선을 조사하면 유효 값이 ~4μF로 떨어지는 것을 알 수 있습니다. AI는 일반적인 가치를 부여했습니다. 실제 동작은 데이터시트 곡선에서만 분명합니다.
사례 2 - 잘린 접지면. 엔지니어는 "고속 신호 라인이 아래 접지면의 분할을 통과한다"고 언급하면서 AI에 대한 레이아웃을 설명합니다. 이로 인해 복귀 경로가 길어져 방사 및 노이즈가 발생할 수 있으며, 라인을 슬릿을 통과시키거나 브리지 커패시터를 넣지 않아야 함을 AI는 상기시킵니다. 엔지니어는 이를 경고로 받아들여 보드의 3D 보기에서 슬릿을 시각적으로 확인한 후 라인의 경로를 다시 지정합니다. 여기서 AI는 체크리스트 역할을 했습니다. 엔지니어는 측정 가능한 정당성을 가지고 결정을 내렸습니다.
사례 3 - 패킷 일치가 잘못되었습니다. 인턴은 AI에게 커넥터(보드에 있는 부품의 납땜 섬 패턴)에 대한 "발자국"을 생성하도록 요청합니다. AI는 합리적으로 보이는 측정값을 제공합니다. 인턴은 이를 제조업체의 기계 도면과 비교하지 않고 사용합니다. 카드가 도착했을 때 커넥터가 맞지 않습니다. 올바른 접근 방식은 제조업체의 공식 기계 도면에서 각 발자국을 그대로 확인하는 것입니다. AI는 결코 자체적으로 발자국 생산을 중단할 수 없습니다.
복사 가능한 프롬프트 템플릿
전력 예산 뼈대 템플릿"다음 블록에 대해 빈 전력 예산 테이블 뼈대를 생성합니다: [블록/칩 목록]. 열: 구성요소, 공급 전압, 최소/일반/최대 전류, 소스(데이터시트 페이지 번호), 참고. 숫자 값은 공백으로 둡니다. 각 전류는 관련 데이터시트에서 채워야 합니다. 마지막에 총계 및 조정기 선택에 대해 어느 정도 여유를 두어야 하는지 설명하십시오."
신호 무결성 체크리스트 템플릿 "다음 레이아웃을 고려하십시오: [보드 설명; 레이어 수, 고속 회선, 민감한 아날로그 블록]. 신호 무결성 및 전력 무결성을 확인해야 하는 위험을 항목별로 설명합니다: 접지면 연속성, 복귀 경로, 디커플링 커패시터 배치, 누화, 임피던스 확인. 각 항목에 대해 '측정 방법/검증 방법' 정보를 추가합니다. 정확한 추적 "폭/임피던스 값 제공"
구성요소 선택 문의 템플릿"다음 블록에 대한 구성요소를 선택할 때 확인해야 하는 데이터시트 매개변수를 나열하십시오. [블록 설명, 예: 벅 레귤레이터]. 각 매개변수에 대해 이것이 중요한 이유와 중요한 작동 조건(예: 온도, DC 바이어스, RDS(on), 허용 오차)에서 중요합니다. 특정 부품을 권장하지 마십시오. 데이터시트에서 선택하겠습니다."
계획 검토 템플릿"아래의 회로도 설명을 검토하고 질문 형식으로 가능한 오류를 요청하십시오(예: '이 핀에 풀업 저항이 필요한가요?', '조정기가 최소 부하 전류를 제공합니까?'). 절대 참/거짓이라고 말하지 마세요. 데이터시트와 대조하여 확인할 수 있는 질문 목록이 표시됩니다. 계획: [레시피/붙여넣기]."
약한 프롬프트 / 강한 프롬프트
약한 프롬프트: "3.3V에 어떤 커패시터를 설치해야 합니까?"
강력한 프롬프트: "어떤 기준(용량, 전압 내전압 마진, DC 바이어스 효과, 유전체 유형)을 설명하십시오.
약한 프롬프트는 단일 값을 구성하도록 유도합니다. 강력한 프롬프트는 올바른 질문을 하는 윤곽을 제공합니다.
회로/PCB 설계의 검증 레이어
레이어
무엇을
AI의 역할
데이터시트
구성요소의 실제 경계를 반환합니다.
매개변수 목록 및 질문 생성
시뮬레이션(SPICE)
회로 동작을 수치적으로 예측합니다.
출력 설치 및 넷리스트 개요
콩고민주공화국/ERC
제조 가능성 및 전기 규칙 검사
확인할 규칙 목록을 제공합니다.
프로토타입 측정
실제 카드로 수정
측정 계획 및 테스트 포인트 추천
주의: SPICE 시뮬레이션(수학적 모델로 회로 해결)도 모델의 정확도만큼만 우수합니다. AI가 구축한 시뮬레이션은 실제 부품 모델과 기생 효과(트레이스의 저항/인덕턴스)를 고려하지 않고 현실을 보장하지 않습니다.
일반적인 실수
- AI가 부여한 부품값을 데이터시트로 확인하지 않는 것. DC 바이어스, 온도 및 전력 제한은 제품에 결정적인 영향을 미칩니다.
- 레이어 적층과 무관한 임피던스/트레이스 폭을 고려합니다. 값은 재료와 두께에 따라 다릅니다. 면적은 솔버/생성기 도구를 사용하여 계산됩니다.
- 기계 도면으로 발자국을 확인하지 않습니다. 잘못된 솔더 아일랜드 패턴은 전체 보드를 폐기합니다.
- DRC를 통과하면 디자인이 완료된 것으로 간주됩니다. DRC 규칙이 통과되더라도 신호 무결성과 열 동작은 별도로 검증됩니다.
- 프로토타입 대신 AI의 SPICE 결과를 넣습니다. 시뮬레이션은 예측입니다. 마지막 말은 측정입니다.
요약하면
이 단원에서는 AI를 회로도, 전력 예산 및 PCB 레이아웃의 가속기 및 체크리스트 생성기로 배치했습니다. AI는 토폴로지를 제안하고, 비계 계산을 수행하고, 신호 무결성 위험을 상기시키고, 검토 질문을 생성합니다. 그러나 모든 구성요소 값은 데이터 시트, 레이어 스택 계산의 모든 임피던스/추적 값, 기계 도면의 모든 풋프린트, DRC, 시뮬레이션 및 프로토타입 측정의 모든 설계 결정을 통해 검증됩니다. AI를 “숫자를 알려주는” 것이 아니라 “올바른 질문을 하게 만드는” 파트너로 활용하세요.
응용과제
작은 회로 블록(예: 벅 레귤레이터 또는 센서 인터페이스)을 선택합니다. 먼저 "구성요소 선택 쿼리" 템플릿을 사용하여 AI에서 제어할 데이터시트 매개변수를 추출합니다. 그런 다음 "전력 예산 뼈대" 템플릿을 사용하여 빈 테이블을 설정하고 실제 데이터시트의 두 구성 요소에 대한 값을 입력합니다. 마지막으로 "신호 무결성 체크리스트" 템플릿을 사용하여 배포 위험을 나열하고 각 위험을 확인하는 방법을 작성합니다.
체크리스트
- [ ] 데이터시트에서 AI가 제시한 모든 부품 값(DC 바이어스, 온도, 전력 포함)을 검증했습니다.
- [ ] 전력 예산 표의 전류를 AI에 적용하지 않고 데이터 시트에서 채웠습니다.
- [ ] 레이어 스택과 필드 솔버/생성기 도구를 사용하여 임피던스/트레이스 폭 값을 계산했습니다.
- [ ] 각 발자국을 제조업체의 기계 도면과 비교했습니다.
- [ ] DRC/ERC, 시뮬레이션 및 프로토타입 측정 계획을 통해 레이아웃을 검증할 계획이었습니다.
- [ ] AI 출력을 최종 설계가 아닌 검증을 위한 예비로 표시했습니다.